-
-
Cafeteria
- Teljes munkaidő • Alkalmazotti jogviszony
-
5-10 év tapasztalat • Angol felsőfok
Főbb feladatok- FPGA tervek és tesztek fejlesztése VHDL, Verilog és HLS (High-Level Synthesis) használatával, FPGA tervek ellenőrzése.
- Xilinx eszköztár használata (Kintex Ultrascale, Zynq Ultrascale+ SoC, Versal).
Január 27. -
-
Kutató-fejlesztő
Országos lefedettség
- Teljes munkaidő
-
1-3 év tapasztalat • Nem kell nyelvtudás
Főbb feladatokMunkakörhöz tartozó feladatok ellátása....
Ma 00:19
Mentse el szűrési feltételeit későbbre!