-
- Teljes munkaidő
-
1-3 év tapasztalat • Angol középfok
Főbb feladatokContribute to System IP microarchitecture specification and design Contribute in SystemVerilog, C and C++ to verification, modelling and debug to achieve required quality levels (SystemVerilog/UVM, C, C++, scripting) Propose and prototype new ways and define methodologies to reach goals more...
Január 20. -
- Teljes munkaidő
-
Nem kell tapasztalat • Angol középfok
Főbb feladatokBe involved in the design process of SoCs by integrating the latest Arm IP products while ensuring correct functional behaviour. Develop RTL code using System Verilog. Run EDA tools to check the design and analyze results. Identify and fix bugs. Work directly with engineers across the company to...
Január 27. -
-
Cafeteria
- Teljes munkaidő • Alkalmazotti jogviszony
-
5-10 év tapasztalat • Angol felsőfok
Főbb feladatok- FPGA tervek és tesztek fejlesztése VHDL, Verilog és HLS (High-Level Synthesis) használatával, FPGA tervek ellenőrzése.
- Xilinx eszköztár használata (Kintex Ultrascale, Zynq Ultrascale+ SoC, Versal).
Január 27.• Előre sorolva február 2. -
Mentse el szűrési feltételeit későbbre!
-
Python
-
Mérnök
-
Speciális mérnöki területek
-
Budapest
-
XVI. kerület
-
+5 km