-
- Teljes munkaidő
-
Nem kell tapasztalat • Nem kell nyelvtudás
Főbb feladatokContribute in SystemVerilog RTL verification and debug; formal bring-up of non-trivial IP blocks to achieve required quality levels (SystemVerilog/UVM, Formal, scripting) Work closely with engineers across design, performance modelling, validation, and implementation to meet all functional...
Január 27. -
- Teljes munkaidő
-
Nem kell tapasztalat • Angol középfok
Főbb feladatokBe involved in the design process of SoCs by integrating the latest Arm IP products while ensuring correct functional behaviour. Develop RTL code using System Verilog. Run EDA tools to check the design and analyze results. Identify and fix bugs. Work directly with engineers across the company to...
Január 27.
Mentse el szűrési feltételeit későbbre!
-
Personal
-
Driver
-
IT programozás, Fejlesztés
-
Programozó, Fejlesztő
-
Budapest
-
XV. kerület
-
+5 km
-
Egyetem