-
1065 Budapest, Révay köz 4.
-
Cafeteria
- Teljes munkaidő • Alkalmazotti jogviszony
-
Pályakezdő/friss diplomás • Angol alapfok
Főbb feladatok- a teljes magyarországi termelői és fogyasztói portfólió valós idejű működtetésében való aktív részvétel, beleértve erőművek, energiatárolók és fogyasztók koordinációját
- erőművek, energiatárolók és egyéb eszközök működésének monitorozása
Tegnap 14:39 -
-
-
Cafeteria
- Teljes munkaidő • Alkalmazotti jogviszony
-
5-10 év tapasztalat • Angol felsőfok
Főbb feladatok- FPGA tervek és tesztek fejlesztése VHDL, Verilog és HLS (High-Level Synthesis) használatával, FPGA tervek ellenőrzése.
- Xilinx eszköztár használata (Kintex Ultrascale, Zynq Ultrascale+ SoC, Versal).
Január 27. -
-
Diákmunka - Test Engineer (Intern) on Industrial Automation Field
Távmunka / RemoteBr. 2 200 - 2 800 Ft/óra bér
- Diákmunka
-
Nem kell tapasztalat • Angol középfok • Magyar anyanyelvi szint
-
•TESTING • PLC • HMI • HARDWARE • WINDOWS • MS OFFICE • •PLC • TIA PORTAL • •C • PYTHON • AGILE
Főbb feladatok•Working closely with Test Engineers and Developers to understand product requirements and ensure high quality in releases •Testing Siemens SIMATIC S7 PLC and HMI product families’ engineering systems and hardwares •Executing test cases (manual and/or automated) and analyzing results •Writing and...
Január 23. -
- Teljes munkaidő
-
Pályakezdő/friss diplomás • Nem kell nyelvtudás
Főbb feladatokUse formal verification algorithms to formally prove the correctness of complicated logic problems Identify key behaviors for verification to write clear testplans for complex designs Implement testplans using innovative formal techniques Drive tools to realize their best performance Develop flow...
Tegnap 23:58 -
Graduate Engineer, System IP Engineering
Hibrid • Budapest
- Teljes munkaidő
-
Windows
-
Nem kell tapasztalat • Nem kell nyelvtudás
Főbb feladatokBe involved in System IP microarchitecture specification and design Participate in SystemVerilog RTL verification and debug; formal bring-up of non-trivial IP blocks to achieve required quality levels (SystemVerilog/UVM, Formal, scripting) Work closely with engineers across design, performance...
Tegnap 23:36 -
- Teljes munkaidő
-
Nem kell tapasztalat • Nem kell nyelvtudás
Főbb feladatokContribute in SystemVerilog RTL verification and debug; formal bring-up of non-trivial IP blocks to achieve required quality levels (SystemVerilog/UVM, Formal, scripting) Work closely with engineers across design, performance modelling, validation, and implementation to meet all functional...
Január 27. -
- Teljes munkaidő
-
Nem kell tapasztalat • Angol középfok
Főbb feladatokBe involved in the design process of SoCs by integrating the latest Arm IP products while ensuring correct functional behaviour. Develop RTL code using System Verilog. Run EDA tools to check the design and analyze results. Identify and fix bugs. Work directly with engineers across the company to...
Január 27. -
- Teljes munkaidő
-
Nem kell tapasztalat • Nem kell nyelvtudás
Főbb feladatokIntegrate IPs and develop logic for subsystems Understand and review subsystem architecture Develop microarchitecture specifications Review verification test plans Help debug and fix issues Work with performance analysis team to evaluate and improve system performance Understand incoming IPs, their...
Január 23. -
Robotics Engineer – Digital Twin & Simulation
1052, Budapest, Szervita tér 8.
- Teljes munkaidő
-
Nem kell tapasztalat • Nem kell nyelvtudás
Főbb feladatokBuild and maintain simulation environments using NVIDIA Omniverse and Isaac Sim for robotic perception, manipulation, and navigation. Develop and integrate robotic behaviors and learning pipelines using Isaac Lab for reinforcement learning and motion planning. Create and manage OpenUSD-based...
Január 02.
Állás elmentve
A hirdetést eltávolítottuk a mentett állásai közül.
Python fejlesztő állások Budapesten (mérnök)
Értesítést kérek hasonló állásokról
Mentse el szűrési feltételeit későbbre!