-
Mérőkészülék fejlesztő mérnök
- SEMILAB zrt
- Budapest XI.kerület
-
Cafeteria
-
3-5 év tapasztalat • Angol középfok
Főbb feladatok- Mérőkészülékek, mérési technológiák műszaki fejlesztése, kutatásban való részvétel.
- Az egyes mérőberendezések teljes életútjának nyomon követése: Fejlesztő-, tervezőmérnökökkel való együttműködés, valamint készülék gyártásának szakmai támogatása.
Március 23.• Előre sorolva április 4. -
- Teljes munkaidő • Kötött munkarend • Alkalmazotti jogviszony
-
Nem kell tapasztalat • Nem kell nyelvtudás
-
PYTHON
Főbb feladatokContribute in SystemVerilog RTL verification and debug; formal bring-up of non-trivial IP blocks to achieve required quality levels (SystemVerilog/UVM, Formal, scripting) Work closely with engineers across design, performance modelling, validation, and implementation to meet all functional...
Április 04. -
- Teljes munkaidő • Kötött munkarend • Alkalmazotti jogviszony
-
Nem kell tapasztalat • Nem kell nyelvtudás
Főbb feladatokDevelop and execute test plans and verification methodologies for SoC-level designs. Complete functional verification to the required quality standards and schedules. Collaborate with project leads and management on planning, scheduling, and quality checkpoints. Ensure progress and quality of SoC...
Március 24. -
Experienced Verification Engineer - System IP
- ARM Hungary Kft.
- Hibrid • Budapest
- Teljes munkaidő • Kötött munkarend • Alkalmazotti jogviszony
-
1-3 év tapasztalat • Angol középfok
Főbb feladatokContribute to System IP microarchitecture specification and design Contribute in SystemVerilog, C and C++ to verification, modelling and debug to achieve required quality levels (SystemVerilog/UVM, C, C++, scripting) Propose and prototype new ways and define methodologies to reach goals more...
Március 28. -
Graduate Engineer, System IP Engineering
- ARM Hungary Kft.
- Hibrid • Budapest
- Teljes munkaidő • Kötött munkarend • Alkalmazotti jogviszony
-
Pályakezdő/friss diplomás • Nem kell nyelvtudás
Főbb feladatokBe involved in System IP microarchitecture specification and design Participate in SystemVerilog RTL verification and debug; formal bring-up of non-trivial IP blocks to achieve required quality levels (SystemVerilog/UVM, Formal, scripting) Work closely with engineers across design, performance...
Március 13.
-
Fpga
-
Mérnök
-
Budapest