-
Graduate Engineer, System IP Engineering
Hibrid • Budapest
- Teljes munkaidő
-
Windows
-
Pályakezdő/friss diplomás • Nem kell nyelvtudás
Főbb feladatokBe involved in System IP microarchitecture specification and design Participate in SystemVerilog RTL verification and debug; formal bring-up of non-trivial IP blocks to achieve required quality levels (SystemVerilog/UVM, Formal, scripting) Work closely with engineers across design, performance...
Tegnap 23:24 -
- Teljes munkaidő
-
Nem kell tapasztalat • Nem kell nyelvtudás
Főbb feladatokContribute in SystemVerilog RTL verification and debug; formal bring-up of non-trivial IP blocks to achieve required quality levels (SystemVerilog/UVM, Formal, scripting) Work closely with engineers across design, performance modelling, validation, and implementation to meet all functional...
Január 27.
Mentse el szűrési feltételeit későbbre!
-
Bus
-
Driver
-
IT programozás, Fejlesztés
-
Nincs nyelvismeretem
-
Egyetem