-
- Teljes munkaidő
-
Nem kell tapasztalat • Nem kell nyelvtudás
Főbb feladatokContribute in SystemVerilog RTL verification and debug; formal bring-up of non-trivial IP blocks to achieve required quality levels (SystemVerilog/UVM, Formal, scripting) Work closely with engineers across design, performance modelling, validation, and implementation to meet all functional...
Január 27. -
- Teljes munkaidő
-
1-3 év tapasztalat • Angol középfok
Főbb feladatokContribute to System IP microarchitecture specification and design Contribute in SystemVerilog, C and C++ to verification, modelling and debug to achieve required quality levels (SystemVerilog/UVM, C, C++, scripting) Propose and prototype new ways and define methodologies to reach goals more...
Január 20.
Mentse el szűrési feltételeit későbbre!
-
Techniker
-
Mérnök
-
Elektromérnök
-
Budapest
-
XXIII. kerület
-
+5 km
-
Egyetem